MOSFET的电特性，更高的导电状态，怎么做到的？

2023-08-23 01:22:12 来源：三胖有话讲收藏

文丨三胖有话讲

编辑丨三胖有话讲

【资料图】

阅读文章前辛苦您点下“关注”，方便讨论和分享，为了回馈您的支持，我将每日更新优质内容。

前言

在上世纪60年代末期，人们首次在液态氦温度下对MOSFET进行了测量，从而得到了一些显著的发现，比如整数量子霍尔效应。从那时起，关于MOSFET的电特性方面的许多研究成果已经发表，甚至可以降至4.2K。几十年前就已经证明，在低温环境中操作电子电路是可行的，这取决于性能的提升和/或在低温环境中使用电子器件的必要性。

随着量子计算领域的出现，量子比特的读出和控制电子需要靠近qubit本身，因此对低温和极低温下的CMOS器件进行研究受到了重新关注，温度要远低于100K。特别地，qubit的控制需要高频率和大带宽的信号，以及低功耗的电子元件，以便与现代制冷器的冷却功率相适应。由先进工艺制造的CMOS电路是满足量子计算应用要求的良好选择。

在低温下操作的主要优势包括MOSFET的电性能更好，具有更高的载流子漂移速度，因此具有更高的导通状态漏电流和跨导，更陡的亚阈值斜率，更低的漏电流。一些研究专注于研究低温下体结构MOSFET的操作，特别强调了这些器件中的kink行为和冻结效应。最近在先进CMOS技术上已经展示出了在4.2K时的出色特性，尤其是针对全耗尽硅绝缘体。

FDSOI器件

超薄膜FDSOI器件，通常硅厚度小于10纳米不受kink效应影响，而且在先进技术中，冻结效应对MOSFET的直流特性影响较小。除了电路本身在这些低温下的性能以及模拟或数字应用的优点之外，还必须特别关注功耗的问题，因为在冷冻装置中可用的冷却功率是有限的，而且取决于不同的冷却阶段，通常在4K时约为1W，在100mK以下时小于1mW。

在这种背景下，全耗尽硅绝缘体技术相比其他可用技术具有显著优势，因为它能够设计低功耗的电子器件，通过背偏置能够调整阈值电压，并且由于无掺杂通道而具有低变异性。因此，有必要对先进CMOS器件在深度低温操作下进行广泛的电特性表征，包括器件静电特性、载流子传输、不匹配和变异性、或自发加热等。

在模拟和仿真低温和深低温下的MOSFET时，会出现一些数值问题，特别是由于方程中的能量kBT接近零，以及极小的固有载流子浓度。除了这些困难外，准确的模型还必须正确考虑主要电性能的温度依赖性，如载流子迁移率、饱和速度、阈值电压等，以及热效应。另一方面，随着器件温度降低，会出现一些新的物理现象，需要进行表征和适当建模。

因为这些方面对于紧凑模型的开发和稳健设计工具至关重要，本章节介绍了在28纳米FDSOI晶体管上获得的最新结果，这些晶体管在深低温下进行了操作。包括传输特性和MOSFET参数随温度变化的情况。然后我们描述了可能会影响FDSOI器件性能的自发加热现象。接下来，介绍了缩放晶体管的匹配性和变异性特性，这些特性限制了模拟应用。

低温下的FDSOI器件运行在这个部分，我们展示了在低至4.2K的条件下对FDSOI器件的主要电性能进行的测量，例如电容和电荷控制特性，漏电流Id的传输曲线，以及主要的MOSFET参数，阈值电压Vth、亚阈值摆幅、迁移率。

测试中的器件

所进行的测量是在STMicroelectronics公司生产的28纳米FDSOI MOSFET上进行的，硅薄膜厚度tsi为7纳米，埋氧厚度tBOX为25纳米。NMOS和PMOS晶体管是从取样基底上加工而成的，具有100取向的通道，并采用高κ/金属栅Gate-First架构。通过掺杂的背面平面，NWELL或PWELL，通常NA，D=1018 cm-3在BOX下方，可以获得常规阈值和低阈值晶体管。使用低至4.2K的低温探针站对薄氧化物和厚氧化物器件进行了表征。

电容和电荷控制

FDSOI器件的静电电荷控制是通过常规的LCR电表进行分割的C-V测量进行表征的。为此，我们在大面积的N型和P型MOS器件上以500 kHz的频率测量了栅极到通道的电容Cgc = dQi/dVg，其中Qi是通道中的倒转电荷，随着前栅极电压Vg的变化，同时设置体偏置电压Vb = 0 V，以测量在不同温度下。

可以看出，在阈值以上，Cgc曲线几乎与温度无关，而在低温下，与亚阈值斜率的增加相关，获得了开启行为的显著改善。这些特性已经通过泊松-薛定谔模拟得到了很好的再现，从而为GO1和GO2晶体管提供了前氧化物等效氧化物厚度EOT的精确提取值。

在4.2K下进行Cgc测量时，LCR电表振荡器的交流电平的影响已经被研究，并在图3a中进行了报道。由于在非常低温下，亚阈值区域的Qi曲线的非常强的非线性，当AC电平太大时，这里是40毫伏，通常在T = 300K下使用，Cgc曲线在阈值以下的开启行为并不能很好地捕捉。

然而，对于AC电平为1毫伏，接近于4.2K时热电压kBT/q的情况，其中kB是玻尔兹曼常数，q是电子电荷的大小，Cgc曲线在阈值以下的开启行为可以很好地被考虑。这些结果可以通过将理想的Cgc曲线在一个交流信号周期内积分来很好地建模，从而得到测量电容Cgc,meas。

漏电流特性、阈值电压和亚阈值斜率

相同器件的Id(Vg)传输特性已在线性区域下的各种温度下进行了测量，如常见于体结构CMOS器件的低温电子学中，由于电子和空穴迁移率的提高，从而消除了声子散射，阈值以上的漏电流大幅增加。同样地，随着温度降低，阈值以下曲线的开启行为得到了显著改善。

器件的阈值电压Vth是通过恒定电流法提取的，即Id = 10^-7 × W/L时的Vg，与体结构MOS器件一样，随着温度的降低，Vth增加，在这里的温度敏感度大约在0.7到1毫伏/开尔文之间。需要指出，在像我们这种情况下，带无掺杂薄膜的FDSOI器件中，Vth随温度变化并不像体结构MOS器件一样是由硅薄膜中费米能级的温度依赖性解释的。实际上，可以通过假设反转层中存在一个单一的次带，其关键反转电荷密度为nth，从而导出通过恒定电流方法读取的Vth的简单模型。

FDSOI器件的一个重要特点是背偏置允许的强大的阈值电压控制，这在FinFET和NW架构中是不可能的，在体结构MOS器件中也受到很大限制，尤其是在正偏置下。我们展示了不同类型和栅极氧化物厚度的P型和N型MOS FDSOI器件在T = 4.2K和T = 300K时，背偏压与阈值电压的典型关系。阈值电压通过背偏压控制在低温条件下对温度不敏感，而且Vth可以降低到接近零电压的值。有趣的是，这使得FDSOI器件可以在深低温下使用非常小的供电电压，从而实现低功耗。

另一个在场效应晶体管操作中很重要的参数是所谓的亚阈值斜率，或者其倒数亚阈值摆幅SS，这个参数表征了MOSFET在阈值以下的开启效率。典型的亚阈值摆幅SS随漏电流变化的情况，揭示出一个平台，从中可以提取平均的亚阈值摆幅，并将其与温度绘制在一起。事实上，在温度下降到25-30K之前，亚阈值摆幅SS与温度呈线性变化，然后在深低温下保持在10-20mV/decade左右的平台上。

SS的线性行为通常适用于所有的场效应晶体管器件，并且与弱反转中的Maxwell-Boltzmann统计相关，其中SS = kT/q.Cox + Cb + Cit/Cox，其中Cit是界面陷阱密度电容。SS的平台通常被认为是由于亚带态的指数尾部存在，可能是由于势能波动引起的杂乱，在深低温下最小化了漏电流的开启效率。

最后，有效载流子迁移率μeff被研究，它是MOSFET在线性区域的一个关键参数。以逆转电荷Ninv为变量，展示了在这种FDSOI MOS器件中使用分割C-V方法获得的不同温度下的典型迁移率变化。可以看出，由于声子散射的减少，随着温度的降低，最大迁移率有很大的提高。就像在体结构硅MOSFET中已经发现的那样，有效迁移率在低温下表现出钟形行为，其中迁移率受到库仑和表面粗糙散射过程的限制。

其中，μm表示接近最大值的幅度迁移率，θ1和θ2是一阶和二阶衰减系数，n是一个幂律指数，当温度从300K降至4.2K时，n在约2到3之间变化，需要注意的是，这种迁移率与反转电荷的关系对于紧凑模型的目的将是有用的。

FDSOI器件的一个特点是它们可以在正向背偏的情况下工作，这使得阈值电压显著降低，如图9a所示，温度为4.2K。有趣的是，对于足够大的Vb，在低Vd和非常低的温度下测得的漏电流，在背通道阈值以上增加，然后显著降低，然后再次显著增加，超过前通道阈值。实际上，漏电流的这种降低正好发生在前通道打开的时候，并且已经被归因于由于远程亚带间散射导致的迁移率降低。

为了更好地理解这种行为，我们计算了在减去前通道分量之后的背通道的漏电流，前通道的分量被认为是在没有背通道形成的情况下的漏电流，即Vb = 0V时的情况。这个假设已经通过泊松-薛定谔模拟得到了验证。通过对具有不同Vb的Cgc特性进行相同的处理，还可以计算出背通道中的倒转电荷，即通过对电容与电压的积分获得。

在分割C-V技术中，因此需要注意的是，在前通道打开后，背通道的电荷会达到一个平台。在背通道中计算了有效迁移率，并将其与背通道的倒转电荷密度或前通道的倒转电荷密度进行了对比，可以看出，在背通道的倒转电荷密度增加时，μeff首先会增加，然后在背通道电荷饱和后会减少。

与此相反，背通道中的μeff会随着前通道的倒转电荷密度减少，这明确表明前通道的打开是导致背通道迁移率降低的原因。这正是远程亚带间散射的标志，当背界面的2D亚带中的载流子与前界面的2D亚带相互作用时，这种散射就会发生。在这种情况下，背界面的一些载流子可以由于背部和前部亚带波函数的重叠而在前界面经历散射机制。需要指出的是，当温度升高时，由于热展宽，以及当漏电压增加时，由于通过对空间的积分对通道的导纳进行平均，亚带间散射现象会被抵消。

自热现象在FDSOI器件或多栅场效应晶体管中，低导热材料，比如埋藏氧化物或构成通道的薄硅层，会阻碍热量在漏极一侧的散发。因此，当器件处于开启状态时，通道温度可能会显著升高。这种自热效应反过来会严重影响器件性能，降低载流子迁移率，使阈值电压发生偏移，或者降低器件的可靠性，从而对集成电路设计产生影响。

自热效应在常温电路操作中已经得到广泛研究。热效应在低温电子学中发挥了更为基础的作用——在不同温度阶段进行操作，具有不同可用的冷却功率——因为由于自热，温度的升高可能与环境温度相同或甚至更高。此外，在非常低的温度下，冷却功率会急剧下降，因此热管理变成了一个额外的限制因素。在这方面，对低温下的自热效应进行研究可以为性能优化提供有价值的信息。此外，在低温下要准确地建立模型，必须考虑这些热效应，因为器件温度可能与环境温度明显偏离。

自热特性的实验评估是通过使用基于门电阻热测的传统直流技术进行的。在这种方法中，门电介质层足够薄，可以假设通道的温度与门电极的温度相等。使用LCR表在两个接触点G1和G2之间测量RG。通过改变环境温度Tamb从4.2K到300K，我们记录了在输入功率P = IDS × VDS变化时电门电阻的变化。温度增加ΔT是从零功率下的RG值中得出的。然后可以定义差分热阻RTH* = ∂ΔT/∂P|Tamb。这个差分热阻与给定Tamb下功率耗散P变化导致的ΔT变化相关。